點(diǎn)擊查看產(chǎn)品參數(shù)和報(bào)價(jià)--丨--

---

---

---
正文:
半導(dǎo)體多晶片及三維封裝金線下陷
目前半導(dǎo)體主流的封裝連結(jié)技術(shù)方式主要有打線接合(wire bonding)和覆晶接合(flip chip),
由于近年來電子元件不段強(qiáng)調(diào)輕、薄、短、小及弁鉏W加,為達(dá)到此目的,其元件內(nèi)部勢(shì)必要增加I/O 數(shù)、增加電路密度、
降低電感,所以多晶片模組(Multi-Chip Module, MCM)及三維晶片模組(3-Dimensional Package )
為近幾年新開發(fā)且常被應(yīng)用的新型IC 封裝技術(shù)。但由于多晶片模組及三維晶片模組內(nèi)各晶片的厚度、
接合高度及接合跨距皆不同,欲連結(jié)不同種類之晶片弁遄A經(jīng)評(píng)估僅打線接合方法(wire bonding)適用于較為先進(jìn)之
多晶片模組及三維模組封裝,所以未來打線接合仍將為先進(jìn)之多晶片模組封裝主流技術(shù),
且以高純度金線(pure gold wire)為主。
重于金線偏移與晶片封裝模流分析,但對(duì)金線基本機(jī)械性質(zhì)及
微觀時(shí)機(jī)械行為尚未非常明瞭,
本研究針對(duì)微金線的基本材料機(jī)械性質(zhì)作一研究外,更針對(duì)多晶片模組封裝及三維封裝過程可能遇到的微金線
下陷性質(zhì)做進(jìn)一步探討,實(shí)驗(yàn)主要包含金線拉伸實(shí)驗(yàn)及金線下陷實(shí)驗(yàn)兩種,
以瞭解金線接合時(shí)其金線下陷受幾何形狀影響情形。
將得到的下陷勁度實(shí)驗(yàn)值與ANSYS數(shù)值分析結(jié)果進(jìn)行比較,瞭解不同金線接合跨距下的金線拖曳力及縱向位移下陷大小。
相信對(duì)半導(dǎo)體封裝微金線設(shè)計(jì)分析時(shí),
其相對(duì)的金線接合跨距,所能承受最大金線拖曳力及縱向位移下陷能有所預(yù)測(cè)與依循。
出自http://www.bjsgyq.com/
北京顯微鏡百科
特別聲明:本文出自北京上光儀器有限公司-未經(jīng)允許請(qǐng)勿轉(zhuǎn)載,本文地址:http://www.bjsgyq.com/news/4229.html 北京地區(qū)
金相顯微鏡專業(yè)的供應(yīng)商