標題：有焊點倒裝芯片優(yōu)點-微電子封裝技術
信息分類:站內(nèi)新聞
作者:yiyi發(fā)布
時間:2016-8-27 18:56:49
將本頁加入收藏
下一篇：不同金屬或晶體結(jié)構鍍層截面分析金相顯微鏡
上一篇：采用復合焊接來搭接焊點斷裂分析工業(yè)顯微鏡
點擊查看產(chǎn)品參數(shù)和報價--丨--
---
---
---
正文:
有焊點倒裝芯片優(yōu)點-微電子封裝技術
微電子封裝中應力工程
在設計高性能微處理器和計算機的過程中，功率和等待時間很快
就會成為主要的發(fā)展瓶頸。功率涉及功耗和散熱這兩個問題，因此
有效的配電網(wǎng)絡設計與熱管理方法就顯得十分必要。等待時間是由
集成電路(IC)的整體互連結(jié)構引起的。該集成電路由于具有電阻電
容(RC)和傳輸線延遲等問題而至少有半個芯片邊緣的跨度。芯片功
率損耗和功率密度的限制，以及在微處理器中對于超流水線的限制
，阻礙了微處理器以更快的速度發(fā)展。與此相反，多核處理器在保
證核的功效時在能保持合理的功率預算的基礎上，能適用于大多數(shù)
消費和商業(yè)應用，并且保持持續(xù)高速的增長。為了保持這種高速的
為了減小電阻電容和傳輸線延遲問題，低后值介質(zhì)/Cu和超低
而值介質(zhì)/Cu在硅上的互連會變得更為普遍。在這些集成電路中，
由芯片到基板的互連引起的熱機械壓力能損壞絕緣介質(zhì)或者使絕緣
介質(zhì)分層，從而引起可靠性問題。
由于帶有焊點的倒裝芯片有許多優(yōu)點，’如高輸入／輸出密度
、更短的引線、更低的感應系數(shù)、更高的頻率、更好的噪聲控制、
更小的設計痕跡和更低的型面，因應用越來越廣泛。板上倒裝芯片
在價格和高性能方面都得到了更廣泛的認可。
基于環(huán)氧樹脂的底膠經(jīng)常用于這類FCOB裝配體中。這種底膠被
用來調(diào)節(jié)不同材料（如有機基板及其上的硅制集成電路）熱膨脹系
數(shù)( CTE)的不匹配，同時提高焊點的可靠性，以防止熱機械的疲勞
損壞。然而，使用底膠時，需要考慮的事項很多，如額外的底膠工
藝步驟、底膠的材料和工藝成本、再加工性、分層
出自http://www.bjsgyq.com/北京顯微鏡百科
特別聲明：本文出自北京上光儀器有限公司-未經(jīng)允許請勿轉(zhuǎn)載，本文地址：http://www.bjsgyq.com/news/8810.html
北京地區(qū)金相顯微鏡專業(yè)的供應商
北京地區(qū)金相顯微鏡專業(yè)的供應商