點擊查看產品參數和報價--丨--

---

---

---
正文:
半導體制造中的趨勢和挑戰(zhàn)
制程復雜度
現代半導體制造工藝是極其復雜的。在早期,互補金屬氧化物
半導體(CMOS)5μm制程通常包含9個掩膜層以及大約100道工序。隨
著金屬層數的增加以及幾何尺寸的減小,制程已經變得如此復雜。
一個典型的0.25μm制程具有超過20層,在現今主流工藝制程中這
已經增加到30層,工序超過了1000道。對一些專業(yè)的應用類型,比
如光學傳感器芯片,需要額外增加大量的掩膜層和工序。
設計規(guī)則的數量也以驚人的速度增加。特征尺寸已經明顯小于
用于產生圖樣的193nm波長的光源,而規(guī)則數量爆發(fā)式增長大多數
歸因于其印制挑戰(zhàn)。因為在具有如此細小特征的投射系統(tǒng)中會產生
失真,掩膜板上的形狀并不是硅基上所印制的圖案。除非進行修正
,否則在最小寬度和間距上可能會發(fā)生設計規(guī)則違例。需要一種稱
為格子線增強技術(RET)的方法來解決這一問題,它包括對預失真
掩膜圖樣使用光學鄰近修正(OPC)算法,這樣細小的印制圖樣能夠
再次生成所需要的精準形狀。在180nm節(jié)點上首次需要使用這一修
正技術,隨著節(jié)點逐漸發(fā)展到更小的幾何尺寸,就必須使用更多更
為復雜的方法。隨著印制線寬度變得更小,為了版圖的制成圖樣設
計規(guī)則變得更為苛刻,規(guī)則數量也越來越多
持續(xù)減小的幾何尺寸不僅僅會引起更多的復雜度。在生產制造
中使器件成型的物理方法決定了器件的參數。它們的特性取決于許
多物理屬性,包括尺寸、形狀、方向以及摻雜水平。對這些變量加
以控制也逐漸變得更為困難。
出自http://www.bjsgyq.com/
北京顯微鏡百科